高速數(shù)字電路AC耦合電容HFSS仿真

2017-04-17 by:CAE仿真在線(xiàn) 來(lái)源:互聯(lián)網(wǎng)

高速數(shù)字電路中我們經(jīng)常會(huì)需要耦合電容,特別對(duì)于一樣高速SERDES,往往都需要進(jìn)行AC耦合,一些時(shí)鐘線(xiàn)也有可能需要AC耦合,這個(gè)時(shí)候不可避免的需要使用到耦合電容,我們知道高速數(shù)字電路中,需要盡可能的保持傳輸線(xiàn)的阻抗恒定,減少信號(hào)反射,提高信號(hào)質(zhì)量,但是AC耦合電容的引進(jìn)必然會(huì)導(dǎo)致阻抗的不連續(xù)性。

耦合電容引起的阻抗不連續(xù)的原因是:電容焊盤(pán)相對(duì)于導(dǎo)線(xiàn)過(guò)大,根據(jù)公式C=εS/4πkd,能夠得知焊盤(pán)和參考層之間的寄生電容會(huì)增大,傳輸線(xiàn)的特性阻抗與寄生電容大小成反比,所以AC耦合電容處的阻抗就會(huì)相較于導(dǎo)線(xiàn)處變小,就會(huì)引起信號(hào)質(zhì)量變差。

因此為了減小電容焊盤(pán)出的阻抗不穩(wěn)定,我們可以對(duì)焊盤(pán)進(jìn)行優(yōu)化,可以想象到。如果增大焊盤(pán)到參考面的距離,那么寄生電容就會(huì)減小,阻抗就會(huì)增大,所以一般高速數(shù)字電路中,一般都會(huì)對(duì)電容焊盤(pán)下面的參考面挖空,讓電容焊盤(pán)參考更下面一層的參考面。

傳統(tǒng)的2D阻抗計(jì)算軟件是沒(méi)法進(jìn)行AC耦合電容焊盤(pán)仿真的,必須使用3D電磁仿真軟件,一下介紹HFSS的仿真。

HFSS仿真電容,首先肯定需要進(jìn)行仿真模型建立,可以參考我之前過(guò)孔建模的文章或者上網(wǎng)上找一個(gè)基礎(chǔ)教程,電容仿真對(duì)于初接觸者,最麻煩的是電容該怎么建模,下面介紹一下。

HFSS里面有各種各樣的邊界條件,其中一個(gè)是LumpedRLC,指的是集中元RLC參數(shù),而電容其實(shí)就是一個(gè)集中元器件,所以可以用這個(gè)邊界進(jìn)行仿真,方法:先按照電容的實(shí)際擺放位置使用HFSS里面的box命令畫(huà)4個(gè)焊盤(pán)(差分AC耦合兩個(gè)電容),然后應(yīng)用rect命令分別畫(huà)一個(gè)矩形,該矩形大小應(yīng)該小于等于這2個(gè)焊盤(pán)的實(shí)際大小(電容不能大于焊盤(pán)吧),和焊盤(pán)的上表面重合,一定要重合,不然相當(dāng)于電容沒(méi)有放在焊盤(pán)上面;然后設(shè)置邊界條件,選擇Lumped RLC,在里面會(huì)有電容大小的設(shè)置,這樣就ok,就可以進(jìn)行其他設(shè)置仿真了