Ansys：如何減少有限元分析計(jì)算時(shí)間？

2016-11-28 by:CAE仿真在線來(lái)源:互聯(lián)網(wǎng)

用ANSYS 結(jié)構(gòu)力學(xué)仿真軟件的組織機(jī)構(gòu)希望獲得盡快產(chǎn)生可靠設(shè)計(jì)所需要的精確度、效率與吞吐量。ANSYS 與英特爾攜手合作,確保此類公司能夠利用最新Intel® Xeon® E5 v3 處理器與Xeon Phi® 協(xié)處理器,以處理其仿真任務(wù)。

結(jié)構(gòu)力學(xué)仿真往往需要大量計(jì)算資源,包括內(nèi)存、磁盤空間和I/O。這會(huì)影響到計(jì)算所用的時(shí)間。由于CPU 時(shí)鐘頻率的提高速度不如10 年前那么快,保持這種計(jì)算速度無(wú)法依賴更快速的CPU。新的性能模式是并行計(jì)算,其可以利用每隔幾年數(shù)量都會(huì)猛增的CPU 內(nèi)核,以便在每個(gè)時(shí)鐘周期提供更多計(jì)算。這顯著提高了結(jié)構(gòu)仿真軟件的性能。但是工程師始終在努力盡可能減少仿真時(shí)間,這樣他們就能夠提高模型的復(fù)雜性 (例如,通過(guò)提高網(wǎng)格密度或非線性行為),或者在給定時(shí)間內(nèi) 執(zhí)行更多仿真。

Ansys：如何減少有限元分析計(jì)算時(shí)間？ansys圖片1

?基準(zhǔn)套件在兩個(gè)極其相似的系統(tǒng)上采用ANSYS 16.0 運(yùn)行:一個(gè)系統(tǒng)包含2 個(gè)Intel Xeon E5-2670(Sandy Bridge、2.6GHz、共16 個(gè)內(nèi)核)處理器,另一個(gè)采用2 個(gè) Intel Xeon E5-2697 v3(Haswell、2.6GHz、共28 個(gè)內(nèi)核)處理器。采用1、2、4、 8 和16 個(gè)內(nèi)核的基準(zhǔn)套件運(yùn)行總用時(shí)的幾何平均值,可用于產(chǎn)生上表所示時(shí)間。對(duì)于迭代求解器基準(zhǔn),Haswell 系統(tǒng)比E5 v2 系統(tǒng)平均快20%,而對(duì)于直接求解器基準(zhǔn), Haswell 系統(tǒng)比E5 v2 快40%。

加速結(jié)構(gòu)力學(xué)仿真的一種方法是充分利用可用的最新硬件。計(jì)算機(jī)行業(yè)利用持續(xù)的平臺(tái)發(fā)展極大提高了計(jì)算性能,包括每個(gè)CPU 搭載更多的計(jì)算內(nèi)核、集成型I/O 處理器(產(chǎn)生更高存儲(chǔ)帶寬)、更快的附加內(nèi)存(通道)、更大的L3 高速緩存大小、更快的磁盤存儲(chǔ)(如:用于ANSYS Mechanical 的固態(tài) 驅(qū)動(dòng)器)、更快的互連以及Intel Advanced Vector Extensions 2 (AVX2) 支持。英特爾與ANSYS 一直攜手合作,以便ANSYS 解決方案能夠充分利用這些硬件發(fā)展帶來(lái)的優(yōu)勢(shì)。

采用INTEL XEON E5 V3 處理器

20 多年來(lái),ANSYS 結(jié)構(gòu)力學(xué)產(chǎn)品一直可支持并行處理,使工程師能夠有效利用多核處理器和/ 或集群加速仿真。隨著16.0 版的發(fā)布, ANSYS 繼續(xù)進(jìn)行投資,添加了能夠利用最新英特爾處理器技術(shù)的相關(guān)功能。

A N S Y S 用戶利用英特爾的最新 Xeon E5 v3 處理器能夠顯著縮短仿真運(yùn)行時(shí)間,這主要?dú)w功于更多內(nèi)核(多達(dá)18 個(gè))、對(duì)Intel AVX2 的支持、更大的L3 高速緩存(多達(dá)35MB)和更高的存儲(chǔ)速度(多達(dá)2133MHz)。ANSYS Mechanical 16.0 采用英特爾的名為 Haswell 的E5 v3 處理器系列提高了性能。E5 v3 系統(tǒng)針對(duì)迭代求解器基準(zhǔn)(通常是存儲(chǔ)帶寬速度的良好指標(biāo))比E5 v2 平均快20%,而針對(duì)直接求解器基準(zhǔn) (通常是原始計(jì)算速度的良好指標(biāo))比 E5 v2 平均快40%。

采用INTEL XEON PHI 協(xié)處理器

為了利用最新硬件發(fā)展實(shí)現(xiàn)更快的工程仿真技術(shù),ANSYS 自發(fā)布ANSYS 13.0 之后就開(kāi)始與NVIDIA 合作開(kāi)發(fā)和推出基于通用圖形處理器(GPU)的并行求解器執(zhí)行解決方案。GPU 目前能夠加速流體、結(jié)構(gòu)與電磁學(xué)仿真,以提高 ANSYS 高性能計(jì)算(HPC)功能的價(jià)值。

英特爾最近推出了設(shè)計(jì)上與高端 GPU 類似的Xeon Phi 系列協(xié)處理器。它們是可插入PCI Express 插槽的全高度卡,需要最低200W 的附加功率。但是,此類協(xié)處理器并非針對(duì)顯卡,并且不具備圖形顯示輸出連接(例如:HDMI 或顯示器端口)。每個(gè)Xeon Phi 協(xié)處理器都包含大約60 個(gè)能夠執(zhí)行1 百萬(wàn)兆次浮點(diǎn)運(yùn)算的內(nèi)核,而且具有8GB~16GB 的G D D R 5 內(nèi)存,以提供大量存儲(chǔ)帶寬。這種新款硬件加速器能夠加快結(jié)構(gòu) 力學(xué)仿真。

實(shí)現(xiàn)方案

在結(jié)構(gòu)力學(xué)產(chǎn)品中開(kāi)始實(shí)施對(duì)Xeon Phi 協(xié)處理器的支持之前,ANSYS 需要:

用戶體驗(yàn)直接簡(jiǎn)單。

Xeon Phi 硬件必須永遠(yuǎn)不降低仿真速度,而且在適用時(shí)能夠加速仿真。

Xeon Phi 不會(huì)降低求解精確度。

為了利用Xeon Phi 協(xié)處理器加速 ANSYS 結(jié)構(gòu)力學(xué)仿真,相關(guān)軟件可以采用GPU 加速器功能。雖然Xeon Phi 可以實(shí)現(xiàn)其它執(zhí)行模型,不過(guò)GPU 加速器是引入這種協(xié)處理器的最佳工具。由于稀疏直接求解器是默認(rèn)求解器并且常用于各種分析,因此這種線性方程求解器是最佳切入點(diǎn)。

ANSYS 16.0 — 效率與魯棒性

隨著發(fā)布16.0 版,ANSYS 繼續(xù)投資,以提高結(jié)構(gòu) 力學(xué)仿真的效率與魯棒性。求解器指標(biāo)的關(guān)鍵改進(jìn)可以實(shí)現(xiàn)速度更快、更穩(wěn)健的仿真。

眾多增強(qiáng)功能可以提高非線性分析的收斂。

稀疏求解器的改進(jìn)可以在內(nèi)核執(zhí)行更多任務(wù),從而提高求解器性能。在分布式存儲(chǔ)器并行計(jì)算方面進(jìn)行了眾多改進(jìn)。

進(jìn)一步改進(jìn)了域分解,從而提高了性能和規(guī) 模,特別在更多內(nèi)核數(shù)量情況下尤為如此。

最新增加的功能包括支持慣性釋放、 QRDAMP 特征值抽取法(模態(tài)分析中)和模態(tài)疊加法(諧波響應(yīng)與瞬態(tài)分析中)。

Ansys：如何減少有限元分析計(jì)算時(shí)間？ansys圖片2

?ANSYS Mechanical 16.0 采用Intel Xeon Phi 協(xié)處理器時(shí)的整體仿真加速率

Ansys：如何減少有限元分析計(jì)算時(shí)間？ansys圖片3

ANSYS 用戶利用英特爾的最新Xeon E5 v3 處理器,能夠顯著縮短仿真運(yùn)行時(shí)間。

A N S Y S M e c h a n i c a l 1 5 . 0 僅在 Linux® 平臺(tái)支持采用共享存儲(chǔ)器并行的 Xeon Phi 協(xié)處理器。但是,分布式存儲(chǔ) 器并行一般能夠提供比共享存儲(chǔ)器并行更高的加速效果,而且ANSYS 結(jié)構(gòu)力學(xué)軟件通常在Windows® 平臺(tái)上運(yùn)行。 ANSYS Mechanical 16.0 同時(shí)針對(duì)Linux 和Windows 平臺(tái)支持共享與分布式存儲(chǔ) 器并行。幾乎所有ANSYS 用戶(包括其中每個(gè)計(jì)算節(jié)點(diǎn)都包含一個(gè)或多個(gè)協(xié) 處理器的集群的訪問(wèn)用戶)都能夠采用 Xeon Phi 協(xié)處理器加速結(jié)構(gòu)力學(xué)仿真。

采用XEON PHI 加速

為了在ANSYS Mechanical 中利用Xeon Phi 硬件,可以通過(guò)在命令行參數(shù)列表中添加選項(xiàng)-acc intel,從而在啟動(dòng)軟件時(shí)激活GPU 加速器功能。此外,您還可以使用-na N 選擇使用的 Xeon Phi 協(xié)處理器數(shù)量,其中N 是大于 0 的整數(shù)。(軟件默認(rèn)值是1,對(duì)應(yīng)單個(gè) 協(xié)處理器)。

通過(guò)修改‘求解過(guò)程設(shè)置’的‘高級(jí)屬性’頁(yè)面上的G P U 加速選項(xiàng), ANSYS Workbench 用戶在求解過(guò)程中可以輕松啟用此功能。用戶可以在相關(guān)下拉框中選擇‘INTEL’,然后選擇仿真過(guò) 程中使用的Xeon Phi 協(xié)處理器數(shù)量。啟用此功能需要每個(gè)協(xié)處理器有一個(gè)附加 HPC 許可證。

一旦啟用后,此功能在可能的情況下可以通過(guò)自動(dòng)采用Xeon Phi 硬件加快求解。無(wú)需用戶輸入。在無(wú)法加速的情況下會(huì)繼續(xù)采用CPU 內(nèi)核,而Xeon Phi 功能對(duì)求解進(jìn)度不產(chǎn)生任何影響。

性能

ANSYS 對(duì)ANSYS Mechanical 進(jìn) 行了一系列標(biāo)準(zhǔn)基準(zhǔn)測(cè)試,以獲得性能數(shù)據(jù)?；鶞?zhǔn)測(cè)試采用了運(yùn)行Windows 7 x 64 SP1、具有128GB RAM、搭載 2 個(gè)總共具有16 個(gè)CPU 內(nèi)核的Intel E5-2670 (2.6 GHz) 處理器的工作站。在工作站中使用了2 個(gè)Xeon Phi 7120A 協(xié) 處理器。

結(jié)果顯示采用Xeon Phi 通常能實(shí)現(xiàn) 一定程度的加速。不過(guò),不同基準(zhǔn)測(cè)試實(shí)現(xiàn)的加速程度大相徑庭,而且也取決于所涉及的CPU 內(nèi)核數(shù)量。與僅采用2 個(gè)CPU 內(nèi)核相比,采用2 個(gè)CPU 內(nèi)核和1 個(gè)Xeon Phi 協(xié)處理器可以使整體仿真平均加速2.1 倍。在采用16 個(gè)CPU 內(nèi)核情況下,增加2 個(gè)Xeon Phi 可以使整體仿真平均加速1.4 倍。由于各基準(zhǔn) 測(cè)試性能各異,需要指南才能了解哪些結(jié)構(gòu)力學(xué)模型能夠在采用Xeon Phi 協(xié)處理器時(shí)實(shí)現(xiàn)最大加速。

使用指南

采用Xeon Phi 協(xié)處理器對(duì)于不同硬件和仿真模型所實(shí)現(xiàn)的加速大相徑庭。這些指南有助于確定相關(guān)協(xié)處理器是否能夠提高性能。

采用更新、更快的CPU 硬件一般會(huì) 降低采用Xeon Phi 卡所能實(shí)現(xiàn)的加速。每個(gè)Xeon Phi 協(xié)處理器使用更多CPU 內(nèi)核也會(huì)降低實(shí)現(xiàn)的加速效果。如果請(qǐng) 求一個(gè)或更多的協(xié)處理器,則可以使用所有可用的協(xié)處理器。不過(guò),出于性能原因,每個(gè)Xeon Phi 協(xié)處理器的進(jìn)程數(shù) 量被限制到最多8 個(gè)。

特定類型的仿真采用X e o n P h i 時(shí)能夠?qū)崿F(xiàn)更高加速。對(duì)于A N S Y S Mechanical 仿真,在下列情況下可以實(shí) 現(xiàn)更高加速:

● 在芯片內(nèi)存儲(chǔ)器模式下運(yùn)行稀疏求解器。

● 組合矩陣規(guī)模超過(guò)200 萬(wàn)個(gè)方程式。

● 模型是三維,具有更大或更厚的幾何結(jié)構(gòu),包含更高階的單元類型或者包含特定類型的邊界條件(如:約束方程式)。

通過(guò)持續(xù)協(xié)作提高價(jià)值

隨著硬件廠商提供的計(jì)算能力不斷提高,ANSYS 會(huì)繼續(xù)發(fā)揮這種新技術(shù) 的全部潛力。隨著廠商提供更多并行硬件,ANSYS 開(kāi)發(fā)人員會(huì)繼續(xù)在軟件中并行化更多算法。對(duì)于結(jié)構(gòu)力學(xué)仿真而言,這些工作具有重要意義 - 能夠確保企業(yè)通過(guò)快速執(zhí)行日益復(fù)雜的仿真,而滿足在市場(chǎng)中推出可靠創(chuàng)新產(chǎn)品的競(jìng)爭(zhēng) 需求。

英特爾和ANSYS 會(huì)繼續(xù)攜手提供極具價(jià)值、經(jīng)過(guò)優(yōu)化和測(cè)試的解決方案。對(duì)于Xeon Phi 協(xié)處理器等新型硬件加速器,主要限制是能夠轉(zhuǎn)移到加速器設(shè)備的計(jì)算量。未來(lái)Xeon Phi 產(chǎn)品的目標(biāo)是在能夠加速更多計(jì)算同時(shí)消除(通過(guò)PCI Express 通道)向設(shè)備傳輸數(shù)據(jù) 的限制。

開(kāi)放分享：優(yōu)質(zhì)有限元技術(shù)文章,助你自學(xué)成才